Proiectarea circuitelor secvențiale utilizând PLA

Încercați Instrumentul Nostru Pentru Eliminarea Problemelor





Principalul dezavantaj al circuit combinational este, nu folosește nicio memorie pentru a salva stările prezente și anterioare. Prin urmare, starea anterioară de intrare nu are niciun efect asupra stării actuale a circuitului. În timp ce circuitul secvențial are memorie, astfel încât ieșirea poate varia în funcție de intrare. Acest tip de circuite utilizează intrarea, ieșirea, ceasul și un element de memorie anterior. Aici elementele de memorie pot fi zăvor sau flip-flops. Circuitele secvențiale sunt proiectate prin diferite metode, cum ar fi folosind ROM-uri și flip-uri, PLA-uri, CPLD-uri (Dispozitiv logic complex programabil) , FPGA (Field Programmable Gate Array) . În acest articol, vom discuta doar despre cum să proiectăm un circuit secvențial folosind PLA-uri.

Schema bloc a circuitului secvențial așa cum se arată mai jos:




Diagrama bloc a circuitului secvențial

Diagrama bloc a circuitului secvențial

Proiectarea circuitului secvențial folosind PLA-uri

Circuite secvențiale poate fi realizat folosind PLA (Programmable Logic Arrays) și flip-flops. În acest proiect, atribuirea de stat poate fi importantă deoarece utilizarea unei atribuții de stare bune poate reduce numărul necesar de termeni de produs și, prin urmare, reduce dimensiunea necesară a PLA. Un termen de produs definit ca conjuncție de literali, în care fiecare literal este fie o variabilă, fie negația sa.



Pentru a permite să considerăm proiectarea un convertor de cod. Tabelul de stare prezentat mai jos în tabel poate fi realizat utilizând un PLA și trei papuci flip-flop așa cum se arată în figura de mai jos. Această configurație a circuitului este foarte asemănătoare cu proiectarea bazată pe flip-flop ROM, cu excepția faptului că ROM-ul este înlocuit de PLA de dimensiuni adecvate. Atribuirea de stat duce la tabelul de adevăr dat mai jos. Acest tabel ar putea fi stocat într-un PLA cu patru intrări, 13 termeni de produs și patru ieșiri, dar acest lucru ar oferi dimensiuni reduse în comparație cu ROM-ul de 16 cuvinte.

X Q1 Q2 Q3Cu D1 D2 D3
0 0 0 0

0 0 0 1

0 0 1 0

0 0 1 1

0 1 0 0

0 1 0 1

0 1 1 0

0 1 1 1

1 0 0 0

1 0 0 1

1 0 1 0

1 0 1 1

1 1 0 0

1 1 0 1

1 1 1 0

1 1 1 1

1 0 0 1

1 0 1 1

0 1 0 0

0 1 0 1

1 1 0 1

0 0 0 0

1 0 0 0

X X X X

0 0 1 0

0 1 0 0

1 1 0 0

1 1 0 1

0 1 1 0

1 0 0 0

X X X X

X X X X

Tabel: Tabelul Adevărului

PREZENT

STAT

STATUL URMĂTOR

X = 0 1

PREZENT

IEȘIRE (Z)

LA B C 1 0

B

C

D E

Și E

1 0

0 1

D

ESTE

H H

H M

0 1

1 0

H

M

A A

LA -

0 1

1 -

Tabel: Tabel de stare

Proiectarea circuitelor secvențiale utilizând PLA

Proiectarea circuitelor secvențiale utilizând PLA

Ecuații de ieșire de intrare derivate de Karnaugh Map

Ecuații de ieșire de intrare derivate de Karnaugh Map

Aici, deoarece există șapte stări, sunt necesare trei flip-flops D. Astfel, este necesar un circuit PLA cu 4 intrări și 4 ieșiri. Dacă este luată în considerare atribuirea de stat a convertorului de cod, ecuația de ieșire rezultată și ecuațiile de intrare D flip-flop derivate din Karnaugh pot fi scrise următoarele ecuații


D1 = Q1 + = Q2 ”

D2 = Q2 + = Q2 ”

D3 = Q3 + = Q1 Q2 Q3 = X ”Q1 Q3” = X Q1 ”Q2”

Z = X ”Q3” + X Q3

X Q1 Q2 Q3 Cu D1 D2 D3

- - 0 -

- 1 - -

- 1 1 1

0 1 - 0

1 0 0 -

0 - - 0

unsprezece

0 1 0 0

0 0 1 0

0 0 0 1

0 0 0 1

0 0 0 1

1 0 0 0

1 0 0 0

Tabelul PLA care corespunde acestor ecuații este dat în tabelul de mai sus. Acest tabel poate fi realizat utilizând PLA cu patru intrări, șapte termeni de produs și patru ieșiri. Pentru a verifica inițial funcționarea proiectului de mai sus, presupuneți că X = 0 și Q1Q2Q3 = 000. Aceasta selectează rândurile - - 0- și 0 - - -0 în tabel, deci Z = 0 și D1D2D3 = 100. După marginea ceasului activ, Q1Q2Q3 = 100. Dacă următoarea intrare este X = 1, atunci sunt selectate rândurile - - 0 - și - 1- -, deci Z = 0 și D1D2D3 = 110. După marginea ceasului activ, Q1Q2Q3 = 110.

Matrice logică programabilă (PLA)

Programable Logic Array este un dispozitiv logic programabil. Este utilizat în general pentru a implementa circuite logice combinaționale. PLA are un set de planuri AND programabile (matrice AND), care se leagă de un set de planuri OR programabile (matrice OR), care pot fi apoi completate provizoriu pentru a produce o ieșire. Acest aspect permite sintetizarea unui număr mare de funcții logice în suma produselor (SOP) forme canonice. O diagramă bloc simplă a unui PLA este dată mai jos.

Diagrama bloc a unui PLA

Diagrama bloc a unui PLA

Principala diferență între PLA și PAL (logica matricei programabile) este,

PLA: Ambele ȘI avion și SAU avion sunt programabile.

PAL: Numai planul AND este programabil, în timp ce planul SAU este fix.

Pentru o mai bună înțelegere a PLA, aici luăm în considerare exemplul de mai jos.

Să încercăm să implementăm aceste funcții f1 și f2 sunt date ca

Funcția PLA f1 și f2

Intrările x1, x2, x3 și semnalele lor complementare respective sunt date planului AND programabil, acolo vom obține ieșiri ale planului AND ca P1, P2, P3minterme numite. Apoi aceste semnale sunt date planului OR programabil pentru a produce funcțiile de ieșire necesare f1 și f2 (suma produselor). Figura de mai jos descrie implementarea la nivel de poartă a PLA pentru funcționalitate dată.

Implementarea PLA

Implementarea PLA

Totul este despre proiectarea circuitelor secvențiale utilizând PLA. Considerăm că informațiile furnizate în acest articol vă sunt utile pentru o mai bună înțelegere a acestui concept. În plus, orice întrebări referitoare la acest articol sau orice ajutor în implementarea proiectelor electrice și electronice , ne puteți aborda comentând în secțiunea de comentarii de mai jos. Iată o întrebare pentru tine, Ce înseamnă un circuit secvențial?